Διαψεύδοντας προηγούμενες
αναφορές ότι η AMD πρόκειται να αυξήσει τον αριθμό των πυρήνων των μονολιθικών
επεξεργαστών της για φορητούς υπολογιστές από τη σημερινή διαμόρφωση που
περιλαμβάνει 8 πυρήνες και 16 νήματα (8-core/16-thread) στους 12 πυρήνες και 24
νήματα (12-core/24-thread) τελικώς μαθαίνουμε ότι οι επόμενης γενιάς
επεξεργαστές της εταιρείας που έχουν το κωδικό όνομα «Strix Point» θα είναι
στην πραγματικότητα υβριδικοί, ακολουθώντας τα χνάρια της Intel.
Οι επεξεργαστές του
είδους αναμένεται να διαθέτουν δύο είδη πυρήνων: πυρήνες υψηλής απόδοσης
(Performance) που βασίζονται στην αρχιτεκτονική «Zen 5» και πυρήνες υψηλής
ενεργειακής αποδοτικότητας/ χαμηλής κατανάλωσης (Efficient) που βασίζονται στην
αρχιτεκτονική «Zen 5c».
Πρόσφατα διέρρευσαν
screenshots από τις εφαρμογές «CPU-Z» και «HWiNFO» στην ιστοσελίδα
Performancedatabases που αποκαλύπτουν τα βασικότερα χαρακτηριστικά ενός τέτοιου
επεξεργαστή (engineering sample). Πιο συγκεκριμένα, το δείγμα επεξεργαστή
διαθέτει 4 πυρήνες P και 8 πυρήνες E ενώ παρατηρούνται παρόμοια μεγέθη L1
cache. Τα πράγματα δεν είναι πάντως και τόσο σαφή στην ανίχνευση των μεγεθών
της L2 cache και της L3 cache.
Γνωρίζουμε από τον
τρέχοντα σχεδιασμό των πυρήνων «Zen 4c» ότι πρόκειται ουσιαστικά για μια
περισσότερο «συμπαγή» έκδοση των «Zen 4» που έχουν σχεδιαστεί με chiplets
υψηλότερης πυκνότητας που περιλαμβάνουν έως 16 πυρήνες. Επίσης, γνωρίζουμε ότι
διαθέτουν το ίδιο ISA και IPC με τους πυρήνες αρχιτεκτονικής Zen 4, με τη μόνη διαφορά
ότι οι πυρήνες αρχιτεκτονικής Zen 4c σχεδιάστηκαν με μικρότερες ποσότητες L3
cache στη διάθεση τους και ότι «τρέχουν» με χαμηλότερες ταχύτητες ρολογιού και
επιδεικνύουν υψηλότερη ενεργειακή αποδοτικότητα από τους πυρήνες αρχιτεκτονικής
Zen 4. Οι πυρήνες «Zen 4c» είναι επίσης 35% από άποψη «die» από τους πυρήνες
«Zen 4». Υποθέτουμε λοιπόν, ότι η AMD πρόκειται να ακολουθήσει παρόμοια
φιλοσοφία όσον αφορά τους πυρήνες «Zen 5» συγκριτικά με τους πυρήνες «Zen 5c».
Επομένως, οι επεξεργαστές
«Strix Point» θα μπορούσαν να διαθέτουν δύο μονάδες CCX (CPU Core Complexes),
ένα από αυτά με τους μεγαλύτερους, υψηλότερης απόδοσης πυρήνες P (Zen 5) και
ορισμένη ποσότητα L3 cache και ένα άλλο CCX με τους μικρότερους πυρήνες «Zen
5c» καθέναν με τη δική του L3 cache. Τα μεγέθη της L1 cache και για τα δύο είδη
πυρήνων είναι πανομοιότυπα -48 KB L1D και 32 KB L1I- και είναι πιθανό και οι
δύο τύποι να ενσωματώνουν L2 cache μεγέθους 1 MB ανά πυρήνα. Τα μεγέθη L3 cache
ενδέχεται να διαφέρουν μεταξύ των δύο CCX, με το CCX που περιλαμβάνει τους
πυρήνες P να διαθέτει 16 MB (4 MB ανά πυρήνα) και το CCX με τους πυρήνες E να
διαθέτει 8 MB (512 KB ανά πυρήνα).
Ενδιαφέρον θα έχει να
δούμε πως η AMD σκοπεύει να διαχειριστεί την υβριδική αρχιτεκτονική από την
άποψη του λογισμικού. Η Intel χρησιμοποιεί τον «Thread Director», μια λύση
βασισμένη σε hardware η οποία έχει σχεδιαστεί για να στέλνει το σωστό είδος
φόρτου εργασίας στο σωστό είδος πυρήνα. Η AMD θα μπορούσε είτε να προσπαθήσει
να αναπτύξει τη δική της έκδοση «Thread Director» είτε να χρησιμοποιήσει μια
λιγότερο εξελιγμένη λύση που βασίζεται στο λειτουργικό σύστημα, όπως αυτό που
κάνει ήδη με τους multi-CCD επεξεργαστές της.
insomniagr
Δημοσίευση σχολίου